TÀI LIỆU ÔN TẬP & TRA CỨU CHUẨN HÓA

NGÂN HÀNG 150 CÂU HỎI TRẮC NGHIỆM: KIẾN TRÚC MÁY TÍNH & NGUYÊN LÝ HỆ ĐIỀU HÀNH

Bảng đáp án tổng hợp, nội dung phương án đúng và hướng dẫn giải chi tiết các bài toán tính toán

150 Câu Hỏi
Đầy đủ 100% câu hỏi trong đề cương

06 Chuyên Đề
Từ Kiến trúc phần cứng đến Hệ điều hành


11 Bài Toán
Giải chi tiết CPI, Amdahl, Bù 2, AMAT, SJF, FIFO

1. BẢNG TRA CỨU NHANH ĐÁP ÁN (CÂU 1 – CÂU 150)

Bảng dưới đây tổng hợp mã đáp án chuẩn xác từ trang đáp án gốc của đề cương, được sắp xếp theo từng cột 15 câu để tra cứu nhanh trước khi xem phần nội dung chi tiết ở các trang tiếp theo.

Câu 1–15	Câu 16–30	Câu 31–45	Câu 46–60	Câu 61–75	Câu 76–90	Câu 91–105	Câu 106–120	Câu 121–135	Câu 136–150
1. D	16. A	31. B	46. C	61. D	76. A	91. B	106. C	121. D	136. A
2. C	17. D	32. A	47. B	62. C	77. D	92. A	107. B	122. C	137. D
3. B	18. C	33. D	48. A	63. B	78. C	93. D	108. A	123. B	138. C
4. A	19. B	34. C	49. D	64. A	79. B	94. C	109. D	124. A	139. B
5. D	20. A	35. B	50. C	65. D	80. A	95. B	110. C	125. D	140. A
6. C	21. D	36. A	51. B	66. C	81. D	96. A	111. B	126. C	141. D
7. B	22. C	37. D	52. A	67. B	82. C	97. D	112. A	127. B	142. C
8. A	23. B	38. C	53. D	68. A	83. B	98. C	113. D	128. A	143. B
9. D	24. A	39. B	54. C	69. D	84. A	99. B	114. C	129. D	144. A
10. C	25. D	40. A	55. B	70. C	85. D	100. A	115. B	130. C	145. D
11. B	26. C	41. D	56. A	71. B	86. C	101. D	116. A	131. B	146. C
12. A	27. B	42. C	57. D	72. A	87. B	102. C	117. D	132. A	147. B
13. D	28. A	43. B	58. C	73. D	88. A	103. B	118. C	133. D	148. A
14. C	29. D	44. A	59. B	74. C	89. D	104. A	119. B	134. C	149. D
15. B	30. C	45. D	60. A	75. B	90. C	105. D	120. A	135. B	150. C

PHẦN I: TỔNG QUAN KIẾN TRÚC MÁY TÍNH & HIỆU NĂNG (CÂU 1 – 15)



Hình 1: Chu kỳ lệnh cơ bản trong mô hình Von Neumann (Câu 1, 2) và Hệ công thức đánh giá hiệu năng (Câu 5, 8, 12, 15)

Câu 1 → **D:** CPU, bộ nhớ, thiết bị vào/ra và bus liên kết chung.
Câu 2 → **C:** Nạp lệnh (Fetch) → Giải mã (Decode) → Thực thi (Execute).
Câu 3 → **B:** Kiến trúc là góc nhìn của lập trình viên (tập lệnh, giao diện), tổ chức là cách hiện thực phần cứng bên trong.
Câu 4 → **A:** Cycles Per Instruction (số chu kỳ xung nhịp trên một lệnh).
Câu 5 → **D:** 2 micro giây. *(Giải: Thời gian thực thi T = (Số lệnh × CPI) / f = (1000 × 2) / 10^9 Hz = 2 × 10^{-6} giây = 2 μs).*
Câu 6 → **C:** Không đổi. *(Giải: Trong công thức T = (Số lệnh × CPI) / f, khi cả CPI và tần số f cùng tăng gấp đôi thì tỷ số CPI / f giữ nguyên).*
Câu 7 → **B:** Tính giới hạn tốc độ tăng hiệu năng khi chỉ cải thiện một phần của hệ thống.
Câu 8 → **A:** 5 lần. *(Giải: Với tỷ lệ cải thiện p = 80% = 0,8 tăng tốc lên vô hạn, tốc độ tăng tối đa S_{max} = 1 / (1 − 0,8) = 1 / 0,2 = 5 lần).*

Câu 9 → **D:** Vì hiệu năng còn phụ thuộc vào CPI, số lệnh thực thi và các thành phần khác như bộ nhớ, I/O.
Câu 10 → **C:** Là lớp trung gian quản lý phần cứng và cung cấp giao diện cho ứng dụng chạy bên trên.
Câu 11 → **B:** Tính toán khoa học, mô phỏng phức tạp đòi hỏi hiệu năng cực cao.
Câu 12 → **A:** Số lệnh × CPI / Tần số xung nhịp.
Câu 13 → **D:** Tối ưu cho một chức năng chuyên biệt, tiết kiệm năng lượng và chi phí.
Câu 14 → **C:** Cải thiện một phần nhỏ của hệ thống chỉ mang lại lợi ích giới hạn cho hiệu năng tổng thể, dù phần đó được tăng tốc vô hạn.
Câu 15 → **B:** 3,2. *(Giải: CPI trung bình = 40% × 2 + 60% × 4 = 0,4 × 2 + 0,6 × 4 = 0,8 + 2,4 = 3,2).*

PHẦN II.A: HỆ ĐẾM, BIỂU DIỄN SỐ NGUYÊN & SỐ THỰC IEEE 754 (CÂU 16 – 30)

Câu 16 → **A:** 10. *(Giải: $1010_2 = 1\times2^3 + 0\times2^2 + 1\times2^1 + 0\times2^0 = 8 + 2 = 10$).*
Câu 17 → **D:** 101101. *(Giải: $45 = 32 + 8 + 4 + 1 = 2^5 + 2^3 + 2^2 + 2^0 = 101101_2$).*
Câu 18 → **C:** 163. *(Giải: $A3_{16} = 10 \times 16^1 + 3 \times 16^0 = 160 + 3 = 163$).*
Câu 19 → **B:** 4 bit. *(Vì 2^4 = 16 trạng thái, tương ứng từ 0 đến F).*
Câu 20 → **A:** Biểu diễn dấu của số (0: dương, 1: âm).
Câu 21 → **D:** Có hai cách biểu diễn số 0 (+0 và −0), gây phức tạp khi cộng.
Câu 22 → **C:** 11111011. *(Giải: Số +5 (8-bit) = 00000101 → lấy bù 1 (đảo bit) = 11111010 → cộng 1 được bù 2 = 11111011).*
Câu 23 → **B:** −128 đến 127. *(Miền giá trị bù 2 với n = 8 bit là từ -2^7 đến $2^7 - 1$).*

Câu 24 → **A:** Tràn số (overflow) do kết quả vượt quá miền biểu diễn.
Câu 25 → **D:** 10000000 − xảy ra tràn số vì 127 + 1 vượt miền số dương biểu diễn được.
Câu 26 → **C:** Khi bit nhớ vào MSB khác với bit nhớ ra khỏi MSB (carry-in khác carry-out).
Câu 27 → **B:** Lấy bù 2 của số trừ rồi cộng vào số bị trừ, tận dụng lại mạch cộng.
Câu 28 → **A:** 1 bit dấu, 8 bit mũ, 23 bit phần định trị.
Câu 29 → **D:** 127. *(Với 8 bit mũ, độ lệch bias = $2^{8-1} - 1 = 127$).*
Câu 30 → **C:** Số âm.

PHẦN II.B: SAI SỐ DẤU CHẤM ĐỘNG, MÃ KÝ TỰ & TỔ CHỨC BYTE (CÂU 31 – 42)

IEEE 754 (32-bit Single)
1 bit dấu (S) | 8 bit mũ (E, Bias = 127) | 23 bit định trị (M). Khi E = 11111111 và M = 0 → biểu diễn giá trị Vô cùng (Infinity).

Thứ tự Byte (Endianness)
Giá trị 0x12345678 lưu theo Little-Endian (byte thấp ở địa chỉ thấp) sẽ xếp theo thứ tự địa chỉ tăng dần: **78 56 34 12**
.

3 Xung Đột Pipeline (Hazard)
1. Cấu trúc (tranh chấp phần cứng)
2. Dữ liệu (chờ kết quả lệnh trước)
3. Điều khiển (do lệnh rẽ nhánh).

Câu 31 → **B:** Số bit hữu hạn của phần định trị không đủ biểu diễn chính xác mọi số thực.
Câu 32 → **A:** Vì sai số làm tròn có thể khiến hai giá trị về mặt toán học bằng nhau nhưng biểu diễn nhị phân khác nhau.
Câu 33 → **D:** 7 bit. *(Mã ASCII chuẩn dùng 7 bit, biểu diễn 128 ký tự từ 0 đến 127).*
Câu 34 → **C:** Có thể biểu diễn được hầu hết các ký tự của mọi ngôn ngữ trên thế giới.
Câu 35 → **B:** Thứ tự sắp xếp các byte của một giá trị nhiều byte trong bộ nhớ.
Câu 36 → **A:** Little-endian lưu byte thấp nhất ở địa chỉ thấp nhất, big-endian lưu byte cao nhất ở địa chỉ thấp nhất.
Câu 37 → **D:** 78 56 34 12. *(Giải: Trong 0x12345678, byte thấp nhất LSB là 78 được đặt ở địa chỉ đầu tiên, tiếp theo là 56, 34, 12).*
Câu 38 → **C:** Đơn vị dữ liệu tự nhiên mà CPU xử lý, thường gồm nhiều byte (ví dụ 4 byte = 32 bit).
Câu 39 → **B:** Vô cùng (Infinity).
Câu 40 → **A:** Gây ra ngoại lệ ngắt lỗi phần cứng (exception) vì không xác định được kết quả.
Câu 41 → **D:** 4 byte. *(Giải: 32 bit ÷ 8 bit/byte = 4 byte liên tiếp).*
Câu 42 → **C:** ASCII dễ đọc bởi con người và tương thích rộng nhưng thường chiếm nhiều dung lượng hơn lưu trực tiếp giá trị nhị phân.

PHẦN III.A: CẤU TRÚC CPU, ĐƯỜNG DỮ LIỆU & KỸ THUẬT PIPELINE (CÂU 43 – 56)

Câu 43 → **B:** ALU (Arithmetic Logic Unit).
Câu 44 → **A:** Lưu địa chỉ của lệnh kế tiếp sẽ được nạp.
Câu 45 → **D:** Giải mã lệnh và phát tín hiệu điều khiển các thành phần khác thực hiện lệnh.
Câu 46 → **C:** Tập hợp các thành phần phần cứng (ALU, thanh ghi, bus) cùng đường kết nối để xử lý và di chuyển dữ liệu.
Câu 47 → **B:** Lưu lệnh vừa được nạp từ bộ nhớ để giải mã.
Câu 48 → **A:** Thực thi lệnh (execute).
Câu 49 → **D:** Cho phép nhiều lệnh được xử lý đồng thời ở các giai đoạn khác nhau, tăng thông lượng (throughput).

Câu 50 → **C:** 3 loại: xung đột dữ liệu, xung đột điều khiển, xung đột cấu trúc.
Câu 51 → **B:** Khi một lệnh cần dùng kết quả của lệnh trước đó nhưng kết quả đó chưa được tính/ghi xong.
Câu 52 → **A:** Do lệnh rẽ nhánh (branch) làm thay đổi luồng thực thi khiến các lệnh đã nạp trước đó bị sai.
Câu 53 → **D:** Dự đoán rẽ nhánh (branch prediction).
Câu 54 → **C:** Thông lượng tổng thể vẫn cao hơn nhưng có thể phải chèn "bong bóng" (stall) làm giảm hiệu quả lý thuyết.
Câu 55 → **B:** Tập hợp các lệnh, kiểu dữ liệu, thanh ghi và mode địa chỉ mà phần mềm có thể sử dụng để giao tiếp với phần cứng.
Câu 56 → **A:** Xác định loại thao tác (phép toán) mà lệnh thực hiện.

PHẦN III.B: CHẾ ĐỘ ĐỊA CHỈ, KIẾN TRÚC RISC/CISC & NGẮT (CÂU 57 – 69)

Câu 57 → **D:** Giá trị hằng số được nhúng trực tiếp trong mã lệnh.
Câu 58 → **C:** Sao chép dữ liệu giữa thanh ghi, bộ nhớ hoặc thiết bị vào/ra.
Câu 59 → **B:** Địa chỉ tức thời (immediate addressing).
Câu 60 → **A:** Địa chỉ trong lệnh trỏ tới một ô nhớ chứa địa chỉ thực sự của toán hạng.
Câu 61 → **D:** Cho phép truy cập vùng nhớ rộng hơn và hỗ trợ cấu trúc dữ liệu động như con trỏ.
Câu 62 → **C:** Vì địa chỉ toán hạng = địa chỉ cơ sở + giá trị thanh ghi chỉ số, thuận tiện để duyệt các phần tử liên tiếp.
Câu 63 → **B:** Reduced Instruction Set Computer.
Câu 64 → **A:** Tập lệnh đơn giản, số lượng lệnh ít, hầu hết lệnh thực thi trong một chu kỳ, khuyến khích dùng thanh ghi.
Câu 65 → **D:** Có tập lệnh phức tạp, đa dạng, một lệnh có thể thực hiện nhiều thao tác và mất nhiều chu kỳ hơn.
Câu 66 → **C:** Lựa chọn phụ thuộc vào mục tiêu thiết kế (hiệu năng, tiết kiệm năng lượng, độ phức tạp trình biên dịch), không kiến trúc nào vượt trội tuyệt đối.
Câu 67 → **B:** Tín hiệu báo cho CPU tạm dừng chương trình hiện tại để xử lý một sự kiện cần ưu tiên.
Câu 68 → **A:** Lưu ngữ cảnh (trạng thái) hiện tại, đặc biệt là giá trị PC và các thanh ghi quan trọng.
Câu 69 → **D:** Ngắt phần cứng (do thiết bị ngoại vi) và ngắt phần mềm (do lệnh chương trình, ví dụ system call).

PHẦN IV.A: PHÂN CẤP BỘ NHỚ & BỘ NHỚ ĐỆM CACHE (CÂU 70 – 85)

Khía cạnh so sánh	Đặc điểm & Nguyên lý hoạt động (Tổng hợp Câu 73, 75, 78, 79, 81, 82, 83)
SRAM vs DRAM	**SRAM:** Nhanh, đắt, mật độ thấp, dùng làm Cache. **DRAM:** Lưu điện tích trên tụ điện nên cần làm tươi (refresh), dùng làm RAM chính.
Ánh xạ Cache	**Trực tiếp (Direct):** 1 khối nhớ → đúng 1 dòng cache cố định. **Liên kết đầy đủ (Fully Associative):** Linh hoạt nhưng mạch so sánh phức tạp.
Chính sách ghi Cache	**Write-through:** Ghi đồng thời vào cache và RAM. **Write-back:** Chỉ ghi xuống RAM khi khối cache bị thay thế (giảm truy cập RAM).
Công thức AMAT (Câu 83)	**AMAT = Hit time + Miss rate × Miss penalty** = 1ns + (1 − 0,90) × 100ns = 1ns + 0,1 × 100ns = **11ns**.

Câu 70 → **C:** Từ nhanh − đắt − dung lượng nhỏ (thanh ghi, cache) đến chậm − rẻ − dung lượng lớn (bộ nhớ ngoài).
Câu 71 → **B:** Dữ liệu/lệnh vừa được truy cập có khả năng cao sẽ được truy cập lại trong thời gian gần.
Câu 72 → **A:** Nếu một địa chỉ nhớ được truy cập thì các địa chỉ lân cận cũng có khả năng cao sẽ được truy cập trong thời gian gần.
Câu 73 → **D:** Nhanh hơn nhưng đắt hơn và mật độ lưu trữ thấp hơn nên thường dùng làm cache.
Câu 74 → **C:** Dữ liệu không bị mất khi mất điện, chủ yếu dùng để đọc.
Câu 75 → **B:** Vì dữ liệu được lưu dưới dạng điện tích trên tụ điện, dễ bị rò rỉ theo thời gian.
Câu 76 → **A:** Lưu tạm dữ liệu/lệnh được truy cập gần đây để giảm thời gian truy cập trung bình, tận dụng tính cục bộ.
Câu 77 → **D:** Ánh xạ trực tiếp, ánh xạ liên kết đầy đủ, ánh xạ liên kết tập hợp.
Câu 78 → **C:** Chỉ đúng 1 dòng cache cố định.
Câu 79 → **B:** Linh hoạt hơn, giảm xung đột nhưng phần cứng so sánh phức tạp và tốn kém hơn.
Câu 80 → **A:** Loại bỏ khối dữ liệu lâu nhất không được truy cập.
Câu 81 → **D:** Mỗi khi ghi vào cache, dữ liệu đồng thời được ghi luôn xuống bộ nhớ chính.
Câu 82 → **C:** Giảm số lần truy cập bộ nhớ chính vì chỉ ghi xuống khi khối bị thay thế, giúp tăng hiệu năng.
Câu 83 → **B:** 11ns. *(Giải: AMAT = 1ns + (1 − 0,9) × 100ns = 1 + 10 = 11ns).*
Câu 84 → **A:** Tỷ lệ trúng thường tăng nhưng chi phí phần cứng (và có thể cả thời gian truy cập) cũng tăng theo.
Câu 85 → **D:** L1 thường nhỏ và nhanh nhất, các cấp sau lớn hơn nhưng chậm hơn, nhằm cân bằng giữa tốc độ và chi phí.

PHẦN IV.B: BỘ NHỚ NGOÀI & CÁC PHƯƠNG PHÁP ĐIỀU KHIỂN VÀO/RA (CÂU 86 – 96)

Câu 86 → **C:** Không có bộ phận cơ khí chuyển động, tốc độ truy cập nhanh hơn nhưng thường đắt hơn trên mỗi GB.
Câu 87 → **B:** Thời gian tìm kiếm (seek time), độ trễ quay (rotational latency) và thời gian truyền dữ liệu.
Câu 88 → **A:** Các cổng vào/ra (I/O port) và bus hệ thống.
Câu 89 → **D:** I/O ánh xạ bộ nhớ (memory-mapped I/O) và I/O cách ly (isolated/port-mapped I/O).
Câu 90 → **C:** CPU liên tục kiểm tra trạng thái thiết bị để biết khi nào sẵn sàng trao đổi dữ liệu.
Câu 91 → **B:** Tốn nhiều thời gian CPU để kiểm tra trạng thái, đặc biệt khi thiết bị chậm.
Câu 92 → **A:** CPU không cần liên tục kiểm tra, chỉ xử lý khi thiết bị thực sự sẵn sàng, giải phóng thời gian CPU cho công việc khác.
Câu 93 → **D:** Direct Memory Access (truy nhập bộ nhớ trực tiếp).
Câu 94 → **C:** Cho phép thiết bị ngoại vi truyền dữ liệu trực tiếp với bộ nhớ mà không cần CPU can thiệp vào từng byte, giảm tải cho CPU.
Câu 95 → **B:** DMA thường tối ưu nhất cho khối dữ liệu lớn vì giảm tối đa sự can thiệp của CPU vào từng đơn vị dữ liệu.
Câu 96 → **A:** 3 loại: bus địa chỉ, bus dữ liệu, bus điều khiển.

PHẦN V.A: HỆ ĐIỀU HÀNH, QUẢN LÝ TIẾN TRÌNH & LẬP LỊCH CPU (CÂU 97 – 112)



Hình 2: Chu trình 5 trạng thái tiến trình (Câu 105, 106) và Giản đồ Gantt tính thời gian chờ SJF (Câu 112)

Câu 97 → **D:** Quản lý tài nguyên phần cứng và cung cấp giao diện cho người dùng/ứng dụng sử dụng máy tính.
Câu 98 → **C:** Tạo, lập lịch, đồng bộ hóa và kết thúc các tiến trình đang chạy.
Câu 99 → **B:** Đa nhiệm cho phép nhiều tiến trình cùng tồn tại và luân phiên sử dụng CPU, đơn nhiệm chỉ chạy một chương trình tại một thời điểm.
Câu 100 → **A:** Cho phép chương trình ứng dụng yêu cầu dịch vụ từ nhân hệ điều hành (kernel).
Câu 101 → **D:** Chế độ nhân có toàn quyền truy cập phần cứng và tài nguyên hệ thống, chế độ người dùng bị giới hạn quyền để đảm bảo an toàn.
Câu 102 → **C:** Từ chế độ người dùng (user mode) sang chế độ nhân (kernel mode).
Câu 103 → **B:** Trạng thái, giá trị thanh ghi, thông tin lập lịch và các tài nguyên của tiến trình.
Câu 104 → **A:** Mỗi tiến trình có không gian địa chỉ bộ nhớ riêng, còn các luồng trong cùng một tiến trình chia sẻ chung không gian địa chỉ đó.

Câu 105 → **D:** Mới tạo, sẵn sàng, đang chạy, chờ (blocked), kết thúc.
Câu 106 → **C:** Chờ (blocked/waiting).
Câu 107 → **B:** Quá trình lưu trạng thái của tiến trình đang chạy và khôi phục trạng thái của tiến trình khác để CPU chuyển sang thực thi.
Câu 108 → **A:** Vì thời gian dùng để lưu/khôi phục trạng thái không thực hiện công việc hữu ích cho tiến trình nào cả.
Câu 109 → **D:** Tiến trình nào đến hàng đợi trước được phục vụ trước.
Câu 110 → **C:** Tiến trình có thời gian thực thi (burst time) ngắn nhất trong hàng đợi sẵn sàng.
Câu 111 → **B:** Cho thời gian chờ trung bình tối thiểu (tối ưu) nếu biết trước thời gian thực thi của các tiến trình.
Câu 112 → **A:** 8ms. *(Giải: SJF xếp thứ tự chạy từ ngắn đến dài: P2 (3ms) → P1 (5ms) → P3 (8ms). P3 phải đợi P2 và P1 hoàn tất nên thời gian chờ = 3 + 5 = 8ms).*

PHẦN V.B: LẬP LỊCH ROUND ROBIN, ĐỒNG BỘ HÓA & BẾ TẮC DEADLOCK (CÂU 113 – 123)

Câu 113 → **D:** Mỗi tiến trình được cấp một khoảng thời gian cố định (quantum), luân phiên theo hàng đợi vòng tròn.
Câu 114 → **C:** Chi phí chuyển ngữ cảnh tăng cao, làm giảm hiệu năng tổng thể dù thời gian đáp ứng có vẻ nhanh.
Câu 115 → **B:** Tiến trình có độ ưu tiên thấp có thể bị "đói" (starvation), không bao giờ được cấp CPU.
Câu 116 → **A:** 4ms. *(Giải: Thời gian hoàn thành Turnaround Time = Thời điểm kết thúc − Thời điểm đến = 4ms − 0ms = 4ms).*
Câu 117 → **D:** Đoạn mã trong đó tiến trình truy cập tài nguyên dùng chung mà không được có tiến trình khác truy cập đồng thời.
Câu 118 → **C:** Kiểm soát số lượng tiến trình được phép truy cập đồng thời vào tài nguyên dùng chung, thông qua các thao tác wait/signal.
Câu 119 → **B:** 0 hoặc 1.
Câu 120 → **A:** Sự phối hợp giữa các tiến trình chia sẻ vùng đệm (buffer) chung để tránh ghi đè hoặc đọc dữ liệu chưa hợp lệ.
Câu 121 → **D:** Khi một tập các tiến trình chờ đợi lẫn nhau để giải phóng tài nguyên mà không tiến trình nào có thể tiếp tục.
Câu 122 → **C:** Loại trừ tương hỗ, giữ và chờ, không thu hồi được tài nguyên, chờ đợi vòng tròn.
Câu 123 → **B:** Tránh deadlock cho phép cấp phát tài nguyên linh hoạt hơn dựa trên trạng thái an toàn (ví dụ giải thuật Banker), còn phòng ngừa loại bỏ hẳn một trong bốn điều kiện cần.

1. Bốn điều kiện cần của Deadlock (Câu 122)
• Loại trừ tương hỗ (Mutual Exclusion)
• Giữ và chờ (Hold and Wait)
• Không thu hồi tài nguyên (No Preemption)
• Chờ đợi vòng tròn (Circular Wait)

2. Phân mảnh Trong vs Ngoài (Câu 127–128)
• *Phân mảnh trong:* Dư bộ nhớ bên trong khối đã cấp.
• *Phân mảnh ngoài:* Các mảnh trống rời rạc giữa các vùng nhớ đã cấp, không gộp được cho tiến trình lớn.

3. Dịch địa chỉ Phân trang 32-bit (Câu 131–132)
Kích thước trang = 4KB = 2^{12} byte → Phần **Offset = 12 bit**; Số hiệu trang **Page Number = 32 − 12 = 20 bit**.

4. Phân trang vs Phân đoạn (Câu 129, 133)
• *Phân trang:* Chia theo kích thước vật lý cố định (Page/Frame).
• *Phân đoạn:* Chia theo đơn vị logic (mã, dữ liệu, stack).

PHẦN VI.A: QUẢN LÝ BỘ NHỚ, PHÂN TRANG & BỘ NHỚ ẢO (CÂU 124 – 137)

Câu 124 → **A:** Cấp phát, bảo vệ và tối ưu hóa việc sử dụng bộ nhớ chính cho các tiến trình.
Câu 125 → **D:** Ngăn một tiến trình truy cập trái phép vào vùng nhớ của tiến trình khác hoặc hệ điều hành.
Câu 126 → **C:** Một vùng nhớ liên tục duy nhất đủ lớn để chứa toàn bộ tiến trình.
Câu 127 → **B:** Khi tổng bộ nhớ trống đủ lớn nhưng bị chia thành nhiều mảnh nhỏ không liên tục nên không thể cấp phát cho tiến trình cần vùng liên tục lớn.
Câu 128 → **A:** Phân mảnh trong là phần bộ nhớ dư thừa bên trong một vùng đã cấp cho tiến trình, còn phân mảnh ngoài là các khoảng trống rời rạc giữa các vùng đã cấp phát.
Câu 129 → **D:** Khung trang (frame) và trang (page) có kích thước cố định bằng nhau.
Câu 130 → **C:** Ánh xạ số trang trong địa chỉ logic sang số khung trang tương ứng trong bộ nhớ vật lý.
Câu 131 → **B:** 12 bit. *(Giải: Kích thước trang 4KB = 4096 byte = 2^{12} byte → cần đúng 12 bit để định vị độ lệch offset trong trang).*
Câu 132 → **A:** Tách địa chỉ ảo thành số trang và offset, tra bảng trang để lấy số khung trang, kết hợp số khung trang với offset để có địa chỉ vật lý.
Câu 133 → **D:** Phân đoạn chia chương trình theo các đơn vị logic (mã, dữ liệu, ngăn xếp) có kích thước thay đổi, còn phân trang chia theo đơn vị vật lý cố định.
Câu 134 → **C:** Cho phép chương trình sử dụng không gian địa chỉ lớn hơn dung lượng bộ nhớ vật lý thực tế bằng cách dùng đĩa làm phần mở rộng.
Câu 135 → **B:** Khi tiến trình truy cập một trang chưa được nạp vào bộ nhớ vật lý.
Câu 136 → **A:** Trang được nạp vào bộ nhớ sớm nhất (lâu nhất trong bộ nhớ).
Câu 137 → **D:** Thay thế trang lâu nhất không được truy cập tính đến thời điểm hiện tại.

PHẦN VI.B: GIẢI THUẬT THAY TRANG, QUẢN LÝ TỆP & LẬP LỊCH ĐĨA (CÂU 138 – 150)

Câu 138 → **C:** Trang sẽ không được sử dụng trong thời gian dài nhất trong tương lai (lý thuyết, khó cài đặt thực tế).
Câu 139 → **B:** 4. *(Giải chi tiết chuỗi tham chiếu 1, 2, 3, 1, 4 với 3 khung trang theo FIFO: Tham chiếu [1] → lỗi trang 1 [1]; Tham chiếu [2] → lỗi trang 2 [1, 2]; Tham chiếu [3] → lỗi trang 3 [1, 2, 3]; Tham chiếu [1] → đã có trong khung (Hit); Tham chiếu [4] → lỗi trang 4, thay trang 1 vào sớm nhất thành [4, 2, 3]. Tổng cộng = 4 lỗi trang).*
Câu 140 → **A:** Khi hệ thống dành quá nhiều thời gian xử lý lỗi trang (page fault) thay vì thực thi công việc thực sự, do quá nhiều tiến trình tranh chấp bộ nhớ vật lý ít ỏi.
Câu 141 → **D:** Optimal cho tỷ lệ lỗi trang thấp nhất về lý thuyết nhưng không khả thi để cài đặt thực tế; LRU thường xấp xỉ tốt và được dùng phổ biến hơn FIFO.
Câu 142 → **C:** Nhóm dữ liệu logic thành các đơn vị phù hợp để lưu trữ và truyền tải hiệu quả giữa bộ nhớ và thiết bị lưu trữ.
Câu 143 → **B:** Giảm chênh lệch tốc độ giữa CPU và thiết bị lưu trữ bằng cách lưu tạm dữ liệu trong vùng nhớ đệm.
Câu 144 → **A:** Cho phép truy cập ngay tới bất kỳ bản ghi nào mà không cần đọc tuần tự từ đầu, phù hợp với dữ liệu cần truy cập ngẫu nhiên.
Câu 145 → **D:** Cấp phát liên tục, cấp phát theo danh sách liên kết, và cấp phát theo chỉ mục (indexed).
Câu 146 → **C:** Dùng một khối chỉ mục chứa con trỏ tới tất cả các khối dữ liệu thuộc tệp.
Câu 147 → **B:** Theo đúng thứ tự yêu cầu đến hàng đợi.
Câu 148 → **A:** Yêu cầu có khoảng cách gần vị trí đầu đọc hiện tại nhất.
Câu 149 → **D:** SCAN quét đầu đọc theo một hướng cố định đến cuối rồi đảo chiều, đảm bảo mọi yêu cầu đều được phục vụ, tránh tình trạng yêu cầu ở xa bị bỏ đói kéo dài như SSTF có thể gây ra.
Câu 150 → **C:** 60, 90, 20. *(Giải: Đầu đọc xuất phát ở track 50 và quét theo chiều tăng dần → gặp track 60 trước → tiếp tục lên track 90 → sau đó đảo chiều quét ngược về phục vụ track 20. Thứ tự: 60, 90, 20).*

BẢNG TỔNG HỢP CÁC DẠNG BÀI TẬP TÍNH TOÁN TRỌNG TÂM TRONG ĐỀ CƯƠNG

Chủ đề bài tập	Câu	Công thức & Quy tắc giải nhanh	Kết quả mẫu
Thời gian thực thi CPU	Câu 5, 12	T_{CPU} = (Số lệnh × CPI) ÷ Tần số xung nhịp f	(1000 × 2) ÷ 10^9 = **2 µs**
Luật Amdahl & CPI trung bình	Câu 8, 15	$S_{max} = 1 \div (1 - p)$; $CPI_{tb} = \sum$ (Tỷ lệ$_i$ × CPI_i)	S_{max} = **5 lần**; CPI_{tb} = **3,2**
Chuyển đổi cơ số & Bù 2	Câu 16–25	Bù 2 của −X = Đảo toàn bộ bit của (+X) rồi cộng thêm 1	−5 (8-bit) = **11111011**
Truy cập trung bình AMAT	Câu 83	AMAT = Thời gian Hit + (1 − Tỷ lệ Hit) × Miss Penalty	1 + 0,1 × 100 = **11 ns**
Lập lịch CPU (SJF & TAT)	Câu 112, 116	Wait Time = Thời điểm bắt đầu − Thời điểm đến; TAT = Kết thúc − Đến	Chờ P3 = **8 ms**; TAT = **4 ms**
Phân trang & Thay trang FIFO	Câu 131, 139	Số bit Offset = $\log_2$(Kích thước trang); FIFO thay trang vào sớm nhất	Offset = **12 bit**; **4 lỗi trang**

> **Ghi chú ôn tập cuối đề cương:** Khi làm bài thi thực tế, sinh viên cần lưu ý kiểm tra kỹ đơn vị thời gian (1 GHz = 10^9 Hz → chu kỳ 1 ns; 10^{-6} s = 1 µs), thứ tự đảo byte của Little-Endian (từ phải qua trái theo cặp hex), và phân biệt rõ *Turnaround Time* (Thời gian hoàn thành = Kết thúc − Đến) với *Waiting Time* (Thời gian chờ = Turnaround Time − Burst Time).